Осваиваем Xilinx ISE

Приветствую тех, кто хочет освоить ПЛИС!
Сегодня я расскажу про установку и использование основной программной оболочки фирмы Xilinx – ISE Studio.
Для начала, ее нужно скачать.
Бесплатная версия называется WebPack ISE и качается отсюда
Я использую версию 12.1, но не думаю, что в последующих версиях что то сильно изменится.
Ставим.
Внимание! ISE не переносит в путях файлов пробелов и символов, отличных от латиницы! Поэтому в Program Files ее не ставить!

Но вот, установочные перипетии позади. Можно расслабится и посмотреть, что же оно поставило.
ISE Design Tools\Project Navigator – основная оболочка, именно здесь мы будем работать
ISE Design Tools\Tools – вспомогательные утилиты (обычно запускаются прямо из Project Navigator)
ChipScope Pro\ — здесь расположены утилиты для работы со встраиваемым логическим анализатором
EDK\ — набор разработчика для программирования встраиваемого микропроцессорного ядра
PlanAhead\ — настройка ограничений синтезатора и прочее низкоуровневое копание
System Generator\ — позволяет интегрироваться с матлабом и генерировать проект по мат модели

Теперь попробуем создать проект. Для этого запустим Project Navigator и получим такое окно:


Нажмем File – New Project


Собственно, назначение всех полей понятно из описаний. Единственный интерес представляет поле выбора типа исходника – в нем указывается тип, который будет иметь исходник, непосредственно представляющий устройство, вшитое в ПЛИС.
Внимание! Пути до файлов должны содержать только латиницу и не содержать пробелов!
Жмем Next


Синтезатор – это фактически компилятор с высокоуровнего языка на низкоуровневый, в поставку ISE он уже входит, но при желании можно прикрутить и сторонний.
Тоже самое и симулятором – по дефолту есть Isim, простой, но зачастую достаточный симулятор.
Стандарт VHDL – у данного языка есть 2 основных стандарта, и здесь можно указать – по какому из них мы хотим работать.
Жмем Next.


И Finish.


Так выглядит совершенно пустой проект. Создадим файл с исходниками.
ПКМ на файлах проекта – New Source


Здесь выбираем тип файла, задаем имя и путь до него.
Особый интерес представляют тип IP(Core generator), позволяющий добавить уже готовый блок логики, и тип Embedded Processor, позволяющий добавить процессорное ядро(вот для программирования этого ядра и нужен EDK).
Выберем VHDL Module и нажмем Next.


Этот мастер позволяет сразу задать входы и выходы нашего модуля, но их можно будет и потом в исходнике набрать, поэтому пропускаем и жмем Next и Finish.


Так выглядит проект в режиме компиляции. Обратите внимание на кнопку с зеленым треугольником – она запускает процесс компиляции головного файла проекта. Сразу под ней находится кнопка ручного запуска нужной стадии – она пригодится для запуска процесса прошивки.
Перейдем в режим симуляции:


Как видите, список этапов изменился – теперь доступен запуск файла на симуляторе.
Примечание: пункт «Simulate» доступен только при выделении файла в области файлов
Примечание: пункт симуляции запускается только в ручном режиме, зеленый треугольник в этом режиме работает, как в режиме компиляции.

Я рассмотрел основы работы с Xilinx ISE, надеюсь, это описание поможет начинающим разобраться в этой мощной, но непривычной и местами(чего уж там) глючной системе.
  • 0
  • 08 марта 2011, 15:42
  • lebaon

Комментарии (19)

RSS свернуть / развернуть
Вот это нужная вещь, мощная программа, правда симулятор лучше ModelSim, по-моему мнению. Неплохо было бы в параллель пустить статьи по архитектуре FPGA Xilinx.
0
симулятор лучше ModelSim
— я так и не смог прикрутить ничего, кроме исима(
если знаешь КАК — напиши тоже статью)
в параллель пустить статьи по архитектуре FPGA Xilinx.
статьи про XDL языки на примере VHDL и про общие основы плис уже запланированны)
0
На сколько я помню надо просто установить ModelSim(www.model.com), а при работе в пакете Xilinx просто выбрать симулятором ModelSim. Он намного удобней и мощней встроенного симулятора ISim.
0
ок, попробую прикрутить и разобраться)
все одно статью по симуляторам писать

пс а не возмешься за статьи по программированию плис? ты вроде шаришь в них)
0
Вообще все прелесть ПЛИС в том, что для написания простых вещей архитектуру вообще знать не надо. В архитектуре надо разбираться если необходимо задействовать специальные возможности FPGA, а в радиолюбительстве больше подойдут CPLD архитектура которых вообще очень проста и для их программирования можно вообще ничего не понимать в электронике, только разобраться с интерфейсами для подключения.
Писать статьи нет времени, но с удовольствием буду следить за новыми статьями по ПЛИС и оставлять коментарии.
0
для большинства ПЛИС — это неведомая, крутая и дорогая штука, ведомая только профи)
для того и надо рассказать про архитектуру — когда знаешь устройство, легче понять, как с ним работать)
0
Все таки позволю себе не согласится. Преимущество проектирования ЦУ на HDL это как раз универсальность, что позволяет использовать один и тот же код вне зависимости от архитектуры ПЛИС. А вот при программировании с использованием специальных структур(типа аппаратных умножителей) можно просто указывать компилятору при помощи спец. атрибутов, как именно синтезировать устройство на основе HDL описания. Ну да ладно, не будет превращать комментарии в чат :)
0
> для большинства ПЛИС — это неведомая, крутая и дорогая штука, ведомая только профи)

А вот это, кстати, миф )
Какие-нибудь некрупные спартаны не особо дороги, и разобраться в них несложно.
Другой вопрос, что для большинства задач их ресурсы явно избыточны )
0
мышление — не миф, увы( любители зачастую шарахаются от плис как черт от ладана, сам наблюдал(
а платка на спартане отладочная у меня есть) вот эта

и у друзей такие же, может, сделать стандартом?
0
Есть такое. Люди вообще склонны шарахаться от непривычного. И совершенно зря, по-моему )

Уж на что лень, но, видать, всё же не отвертеться — постараюсь написать вводную по ПЛИС…
Зря я что ли по ним курс веду %)
Даёшь программируемую логику в массы!

А платку, кстати, не видать.
Небось SK-M-XC3S50AN? )
0
она самая — почему то ссылки в комментах режутся(
Даёшь программируемую логику в массы!
ДА!
0
Эх, пичаль ) из противоположного лагеря :D Altera & Verilog
Что ж, гляну, что там с VHDL )
0
Что ж вы PlanAhead так жестоко-то ))
Как раз с 12ой, кажется, версии PlanAhead считается главной частью пакета ISE, а Project Navigator остался, чтобы не плакали сильно привыкшие к нему люди.
PlanAhead красивее, лаконичнее и гораздо удобнее.

А главное, он очень полезен начинающим, чтобы увидеть во что синтезируются их заковыристые конструкции, что в свою очередь помогает избежать многих классических «новичковых» ошибок. Особенно это полезно людям, закомым с программированием (то есть почти всем), которым зачастую трудно даётся понимание того, что они больше не пишут алгоритм, а описывают поведение логической схемы (сам всё это проходил, и со стороны видел не раз).

Блин, похоже придётся таки замутить вводную по FPGA…
0
И да, тем кто боится «прочего низкоуровневого копания» (хотя бояться там абсолютно нечего), PlanAhead вполне позволяет его не касаться.
0
напишите статью по PlanAhead, серьезно)
просто я сам весьма зеленый и неопытный) вот делюсь, чем знаю, что б остальные не повторяли моих ошибок)
0
Если кому интересно могу накидать небольшую статью как прикрутить modelsim к ise. Ну и выложить пару библиотек по vhdl/verilog и описать как их подключать, если того потребует ваш проект.
0
давай) статей много не бывает)
0
Тоже поддерживаю, пересекался как-то с ModelSim'ом в составе Квартуса, впечатления положительные )
0
Народ а кто-нить ядро Picoblaze ставил на ПЛИСину??? Помогите что-то как-то не справляюст
0
Только зарегистрированные и авторизованные пользователи могут оставлять комментарии.