Почти L297 на Почти Verilog -e

Статья посвящена контроллеру шаговых двигателей L297. А также попытки оправдать свою лень и не идти покупать L297.
А заменить на ПЛИС которая у меня валяется без дела. Да и не только, также экономия играет свою роль, вместо покупки 3 драйверов установить одну ПЛИС при почти той же стоимости.

L297 устроенна довольно хитрым образом, и образ этот описан в даташите http://www.st.com/internet/com/TECHNICAL_RESOURCES/TECHNICAL_LITERATURE/DATASHEET/CD00000063.pdf

Но самое главное в даташите — это граф переходов. Выглядит он вот так:


Фактически с помощью графов можно построить совершенно любую схему на любой алгоритм. К моему удивлению все остальное в даташите не так интересно. Все что надо сделать построить этот граф на verilog.

Возможно конечно мой метод постройки такого автомата не идеален. (А я это знаю, еще со времен ПТЦА), Но тем не менее он работает.
При полном проходе по графу шаговый двигатель будет работать в режиме HALF-MODE (полушага) Кроме этого режима в L297 есть еще два. NORMAL MODE и Wave Mode. Последний я не описывал. Но я думаю, это небольшая потеря. Переключаются они с помощью вывода Half/Full

Код на Verilog для Half-Mode выглядит так:

module half_step_drv(dir,clk,a,na,b,nb,ena);
input dir;
input ena;
input clk;
output a,na,b,nb;
reg a,b,na,nb;
reg[0:3] step;
always@(posedge clk)
begin
if(ena)
begin
	 case(step)
		0 : 
			begin 
				a<=1'b0;
				na<=1'b1;
				b<=1'b0;
				nb<=1'b1;
					
			if(dir==1'b0)
				step=step+1'b1;
			else
				step=3'd7;
			end
		1 : 
			begin 
				a<=1'b0;
				na<=1'b0;
				b<=1'b0;
				nb<=1'b1;
				
			if(dir==1'b0)
				step=step+1'b1;
			else
				step=step-1'b1;
			
			end
		2 : 
			begin 
				a<=1'b1;
				na<=1'b0;
				b<=1'b0;
				nb<=1'b1;
		
			if(dir==1'b0)
				step=step+1'b1;
			else
				step=step-1'b1;
			
			end
		3 : 
			begin 
				a<=1'b1;
				na<=1'b0;
				b<=1'b0;
				nb<=1'b0;
			
			if(dir==1'b0)
				step=step+1'b1;
			else
				step=step-1'b1;
			
			end
		4 : 
			begin 
				a<=1'b1;
				na<=1'b0;
				b<=1'b1;
				nb<=1'b0;
		
		if(dir==1'b0)
				step=step+1'b1;
		else
				step=step-1'b1;
			
			end
		5 : 
			begin 
				a<=1'b0;
				na<=1'b0;
				b<=1'b1;
				nb<=1'b0;
		
		if(dir==1'b0)
				step=step+1'b1;
		else
				step=step-1'b1;	
			end
		6 : 
			begin 
				a<=1'b0;
				na<=1'b1;
				b<=1'b1;
				nb<=1'b0;
				
		if(dir==1'b0)
			step=step+1'b1;
		else
			step=step-1'b1;
			
			end
		7 : 
			begin 
				a<=1'b0;
				na<=1'b1;
				b<=1'b0;
				nb<=1'b0;
		
			if(dir==1'b0)
				step=3'b0;
			else
				step=step-1'b1;
		
			end
		default : 
			begin 
				a<=1'b0;
				na<=1'b1;
				b<=1'b0;
				nb<=1'b1;
			end
	endcase
	

end
else 
	begin 
		a<=1'bz;
		na<=1'bz;
		b<=1'bz;
		nb<=1'bz;
	end
end
endmodule

Где: Ena — Включение модуля, иначе на выходе Z состояние

CLK — Шаг двигателя

Dir — Направление

Работает это дело весьма просто. В середине есть счетчик команд step, с шагом которого выполняется определенная команда вершины графа, а именно выдача на выход определенного числа/состояния.

Normal Mode работает немного иначе. Фактически в нем пропущены все четные вершины графа.
ака вот так:



Из-за чего двигатель работает быстрее но и точность его от этого только страдает.

Вот более интересный код, созданный на основе Block Schem, Он качественно отличается от моего (благо оптимизатор работает) и над этим стоило бы когда нибудь задуматься.

Генерируется такой код почти также как и Block module через меню File -> Create/Update -> Create HDL Design File

module stepper_drv(
 DIR,
 CLK,
 ENA,
 A,
 NA,
 B,
 NB
);


input DIR;
input CLK;
input ENA;
output A;
output NA;
output B;
output NB;

reg SYNTHESIZED_WIRE_5;
reg SYNTHESIZED_WIRE_6;
wire SYNTHESIZED_WIRE_0;
wire SYNTHESIZED_WIRE_1;
wire SYNTHESIZED_WIRE_2;
wire SYNTHESIZED_WIRE_7;

assign A = ENA ? SYNTHESIZED_WIRE_5:1'bz ;
assign B = ENA ? SYNTHESIZED_WIRE_6:1'bz ;



assign SYNTHESIZED_WIRE_2 =  ~DIR;

assign SYNTHESIZED_WIRE_7 = SYNTHESIZED_WIRE_5 ^ SYNTHESIZED_WIRE_6;


always@(posedge CLK)
begin
if (ENA)
 begin
 SYNTHESIZED_WIRE_5 = SYNTHESIZED_WIRE_5 ^ SYNTHESIZED_WIRE_0;
 end
end


always@(posedge CLK)
begin
if (ENA)
 begin
 SYNTHESIZED_WIRE_6 = SYNTHESIZED_WIRE_6 ^ SYNTHESIZED_WIRE_1;
 end
end

assign SYNTHESIZED_WIRE_0 = SYNTHESIZED_WIRE_2 ^ SYNTHESIZED_WIRE_7;

assign SYNTHESIZED_WIRE_1 = DIR ^ SYNTHESIZED_WIRE_7;


assign NA = ENA ? ~SYNTHESIZED_WIRE_5:1'bz ;
assign NB = ENA ? ~SYNTHESIZED_WIRE_6:1'bz ;



endmodule

Данный модуль скомпилирован из вот этой схемы:


Кстати очень годная информация по шаговым двигателям описана здесь

http://en.wikibooks.org/wiki/Practical_Electronics/Stepper_Motors

Откуда и была взята эта схема

Собирая весь проект до кучи получается следующие:


Один такой блок занимает 15 макроячеек, так что с помощью epm3064 можно с легкостью заменить 4-е L297, если конечно учесть что не надо разные функции типа синхронизации итд.

Код кроме как на симуляторе еще нигде не тестировался, да и немного не то время для тестов. 4:34 утра.
Если будет интересно, то как протестирую выложу видео работы.
В конце прилаживаю проект Quartus 9.1

Это моя первая запись в сообществе так что любой «удар палкой в лоб» приветствуется.