Довелось по учебе разбираться с темой частичной реконфигурации(partial reconfiguration, PR) в ПЛИС фирмы Altera. Для тех, кто не в теме — частичная реконфигурация, это такая штука, которая позволяет динамически перепрошить часть нашей ПЛИС, пока остальная ПЛИСина продолжает работать. Это может быть удобно в случае ограниченности ресурсов, построения самовосстанавливающихся систем (Self-healing systems) и т.д.
В сети довольно немного информации на русском языке по этой теме, а еще меньше информации о том, как же заставить работать частичную реконфигурацию на плате с Cyclone V (пример, представленный в статье, был успешно запущен на плате DE1-SoC даташит на плату).
Приступим к практике.


Читать дальше

Кто хабра не читает: habrahabr.ru/post/259505/


Читать дальше

Для проведения исследовательских работ с использованием отладочной платы Xilinx VC707 бывает необходимо осуществить сопряженние персонального компьютера с этим устройством через интерфейс ethernet.

Читать дальше

Покупая отладочную плату De0-Nano, я как то сразу про себя подумал, а SRAM то и не хватает.
Ну а разве радиолюбителю проблема добавить платку, решил я, пару недель назад…

Далее под катом подробности того что из этого получилось.


Читать дальше

Добрый день, уважаемые! Помню, в прошлый раз в статье S/PDIF на FPGA я пообещал продолжение о работе с аудиокодеком. Вот, наконец, нашел время написать продолжение.
Сначала хотел описать регистры конфигурации кодека WM8731, но потом решил начать с описания интерфейса I²S, потому что описание регистров это, можно считать, практически перевод датащита. В следующей статье напишу о регистрах конфигурации.

Читать дальше

Эта статья рассказывает, как генерировать VGA развертку и как на отладочной плате DE2-115 от компании terasIC сделать VGA генератор цветных полос. Это очень простой проект, который подходит для начинающих.


Читать дальше

Здравствуйте! Сегодня я расскажу о протоколе передачи цифрового звука по интерфейсу S/PDIF и покажу, как его можно реализовать на FPGA с использованием языка описания Verilog HDL.


Читать дальше

PWM или просто ШИМ, что это такое объяснять здесь не надо. Работает это дело через изменение скважности сигнала. Т.е ширины импульса, соотношение лог. 0 и лог 1 в сигнале. Как это описать программно, сказано дальше.


Читать дальше

Данная статья освещает базовые вопросы написания TestBench на языке Verilog. Предполагается, что вы уже знакомы с синтаксисом языка Verilog и прочли пост про интеграцию Quartus и ModelSim.
Рекомендуется к изучения новичкам, всем интересующимся и незнающим как подступиться к написанию TestBench.

Данный пост является вольным переводом Art of Writing TestBenches by Deepak Kumar Tala.


Читать дальше

Статья посвящена контроллеру шаговых двигателей L297. А также попытки оправдать свою лень и не идти покупать L297.
А заменить на ПЛИС которая у меня валяется без дела. Да и не только, также экономия играет свою роль, вместо покупки 3 драйверов установить одну ПЛИС при почти той же стоимости.



Читать дальше