Частичная реконфигурация ПЛИС
Довелось по учебе разбираться с темой частичной реконфигурации(partial reconfiguration, PR) в ПЛИС фирмы Altera. Для тех, кто не в теме — частичная реконфигурация, это такая штука, которая позволяет динамически перепрошить часть нашей ПЛИС, пока остальная ПЛИСина продолжает работать. Это может быть удобно в случае ограниченности ресурсов, построения самовосстанавливающихся систем (Self-healing systems) и т.д.
В сети довольно немного информации на русском языке по этой теме, а еще меньше информации о том, как же заставить работать частичную реконфигурацию на плате с Cyclone V (пример, представленный в статье, был успешно запущен на плате DE1-SoC даташит на плату).
Приступим к практике.
Читать дальше
В сети довольно немного информации на русском языке по этой теме, а еще меньше информации о том, как же заставить работать частичную реконфигурацию на плате с Cyclone V (пример, представленный в статье, был успешно запущен на плате DE1-SoC даташит на плату).
Приступим к практике.
Читать дальше
- +12
- 08 мая 2018, 22:23
- alexey_kot
- 2
Взаимодействие через ethernet на примере отладочной платы Xilinx с чипом Virtex 7
Для проведения исследовательских работ с использованием отладочной платы Xilinx VC707 бывает необходимо осуществить сопряженние персонального компьютера с этим устройством через интерфейс ethernet.
Читать дальше
Читать дальше
- +10
- 15 ноября 2014, 00:38
- appdeveloper
- 9
- 1
De0-Nano SRAM шилд
Покупая отладочную плату De0-Nano, я как то сразу про себя подумал, а SRAM то и не хватает.
Ну а разве радиолюбителю проблема добавить платку, решил я, пару недель назад…

Далее под катом подробности того что из этого получилось.
Читать дальше
Ну а разве радиолюбителю проблема добавить платку, решил я, пару недель назад…

Далее под катом подробности того что из этого получилось.
Читать дальше
I2S в FPGA на Verilog

Сначала хотел описать регистры конфигурации кодека WM8731, но потом решил начать с описания интерфейса I2S, потому что описание регистров это, можно считать, практически перевод датащита. В следующей статье напишу о регистрах конфигурации.
Читать дальше
- +5
- 19 января 2013, 13:43
- Karsakbayev
- 18
Генератор цветных полос на FPGA

Читать дальше
- +7
- 05 декабря 2012, 11:24
- Karsakbayev
- 30
Цифровой выход S/PDIF на FPGA

Читать дальше
- +10
- 04 декабря 2012, 18:52
- Karsakbayev
- 67
- 1
pwm на verilog в три строки.
PWM или просто ШИМ, что это такое объяснять здесь не надо. Работает это дело через изменение скважности сигнала. Т.е ширины импульса, соотношение лог. 0 и лог 1 в сигнале. Как это описать программно, сказано дальше.
Читать дальше
Читать дальше
TestBench на Verilog для новичков
Данная статья освещает базовые вопросы написания TestBench на языке Verilog. Предполагается, что вы уже знакомы с синтаксисом языка Verilog и прочли пост про интеграцию Quartus и ModelSim.
Рекомендуется к изучения новичкам, всем интересующимся и незнающим как подступиться к написанию TestBench.
Данный пост является вольным переводом Art of Writing TestBenches by Deepak Kumar Tala.
Читать дальше
Рекомендуется к изучения новичкам, всем интересующимся и незнающим как подступиться к написанию TestBench.
Данный пост является вольным переводом Art of Writing TestBenches by Deepak Kumar Tala.
Читать дальше
Почти L297 на Почти Verilog -e
Статья посвящена контроллеру шаговых двигателей L297. А также попытки оправдать свою лень и не идти покупать L297.
А заменить на ПЛИС которая у меня валяется без дела. Да и не только, также экономия играет свою роль, вместо покупки 3 драйверов установить одну ПЛИС при почти той же стоимости.
Читать дальше
А заменить на ПЛИС которая у меня валяется без дела. Да и не только, также экономия играет свою роль, вместо покупки 3 драйверов установить одну ПЛИС при почти той же стоимости.
Читать дальше