Довелось по учебе разбираться с темой частичной реконфигурации(partial reconfiguration, PR) в ПЛИС фирмы Altera. Для тех, кто не в теме — частичная реконфигурация, это такая штука, которая позволяет динамически перепрошить часть нашей ПЛИС, пока остальная ПЛИСина продолжает работать. Это может быть удобно в случае ограниченности ресурсов, построения самовосстанавливающихся систем (Self-healing systems) и т.д.
В сети довольно немного информации на русском языке по этой теме, а еще меньше информации о том, как же заставить работать частичную реконфигурацию на плате с Cyclone V (пример, представленный в статье, был успешно запущен на плате DE1-SoC даташит на плату).
Приступим к практике.


Читать дальше

7-го мая в России скромно отмечается день радио. Поскольку на easyelectronics.ru, который мне нравится читать, этот день прошел незаметно, я решил вдогонку написать вот эту статью. Здесь я расскажу о проектах, которые я делал в разное время и на разных платах с ПЛИС, но эти проекты были связаны с радио.

Проекты эти не претендуют на «профессионализм», сделаны что называется «в гараже, да на коленке», но за то они позволяют понять, как вообще вся эта радио-магия работает. Известно, что пока сам руками не пощупаешь, и своими глазами не увидишь, в технологиях не разобраться.

Всего в моей копилке уже четыре проекта: радиопередатчик АМ, ЧМ и ФМ, и простой SDR радиоприемник. Далее краткий обзор этих четырех экспериментальных проектов.

Читать дальше

Захотелось мне поэкспериментировать с Ethernet на отладочной плате DE0-nano. Эта плата не имеет Ethernet интерфейса, поэтому для реализации такой задачи к ней нужно подключать внешнюю микросхему PHY с обвязкой, которые и обеспечат согласование витой пары сети и ПЛИС. В таком случае уровень MAC реализуется в самой ПЛИС (например при помощи компонента Triple-Speed Ethernet, входящего в состав Quartus).
Вот пример такого подключения. Видно, что проводов выходит довольно много. Конечно, можно использовать PHY c поддержкой RMII, но там уже достаточно высокая частота (50 МГц), и опять же, нужно где-то доставать PHY, делать плату, либо заказывать отладочную плату с PHY в Китае — ее долго ждать.
Но ведь ПЛИС можно подключить к Ethernet практически напрямую! Я сам уже пробовал этот способ ранее, и он работал. Следовательно, вполне реально реализовать полностью программный PHY (конечно, только для Ethernet 10BASE-T). Вот этим я и решил заняться (в первую очередь, чтобы лучше разобраться с Verilog).


Читать дальше

Отложите вилы, товарищи хардкорщики. Ибо плата хоть и совместима с некоторыми шилдами, предназначена для весьма умудрённых аматоров.

Читать дальше

В продолжение темы собственно об отладке 1Гбит-Ethernet-девайсов. Данный пост будет носить немного философский характер, т.е. много букв, мало картинок и совсем не будет кода или схем. Но в данном посте я поделюсь с читателями теми «граблями», на которые я реально налетал я и мои подчинённые/коллеги при разработке Ethernet-устройств (а этим делом я занимаюсь весьма немалое кол-во времени), дабы дать возможности избежать оных тем, кто идёт за мной.

Итак

Читать дальше

Часть первая. Несколько слов об интерфейсах.

Сегодня использование девайсов на ПЛИС с сетью Ethernet (или как острят некоторые мои знакомые, «Азернет») – общее место. Особенно если речь идёт о высокоскоростной передачи данных (АЦП/ЦАП с сетевым выходом, обработка видео, «сырца» с радиолокаторов и гидроакустических комплексов, сбора данных с большой сети (решётки датчиков и т.д. и т.п.). Когда я вижу, как люди, покрывшись испариной, пытаются упихать поток отсчётов с квадратурного демодулятора SDR в USB 3.0, мне их становится откровенно жалко.


Читать дальше

В один прекрасный момент я понял, что имеющейся у меня платы ПЛИС DE0-nano мне не хватает по ресурсам, а потому пришло время посмотреть чего нового достигли на базе ПЛИСостроения производители и что из этого по карману студенческому моему бюджету.


Читать дальше

Первая часть статьи
Вторая часть статьи

На днях переделал прошивку ПЛИС на частоту дискретизации 768/705.6 кГц, понижение частоты делается суммированием каждых 16 отсчетов, затем также обрезается до 16 бит и делается преобразование в SPDIF.

Сегодня провел пробные измерения.

Для начала записал тишину в SoundForge, а затем загрузил этот файл в анализатор спектра RMAA:

В полном размере

UPD: Заменил несколько конденсаторов, помехи удалось снизить. Последние сэйвы приколол к статье.
UPD2: Сегодня еще поработал над прототипом, результаты улучшились. Отчет здесь.


Читать дальше

Первая часть статьи

Разберем схему чуть глубже.



Читать дальше

В этой заметке хочу рассказать о моем проекте. Как вы знаете, я люблю хорошее звучание и обычно делаю нестандартные вещи. На этот раз мой проект — аналогово-цифровой преобразователь аудиосигналов. А необычность его в том, что он построен на АЦП последовательного приближения с использованием ПЛИС.



Читать дальше