I2S в FPGA на Verilog

WM8731Добрый день, уважаемые! Помню, в прошлый раз в статье S/PDIF на FPGA я пообещал продолжение о работе с аудиокодеком. Вот, наконец, нашел время написать продолжение.
Сначала хотел описать регистры конфигурации кодека WM8731, но потом решил начать с описания интерфейса I2S, потому что описание регистров это, можно считать, практически перевод датащита. В следующей статье напишу о регистрах конфигурации.

Читать дальше

Генератор цветных полос на FPGA

Цветные полосыЭта статья рассказывает, как генерировать VGA развертку и как на отладочной плате DE2-115 от компании terasIC сделать VGA генератор цветных полос. Это очень простой проект, который подходит для начинающих.


Читать дальше

Цифровой выход S/PDIF на FPGA

ToslinkЗдравствуйте! Сегодня я расскажу о протоколе передачи цифрового звука по интерфейсу S/PDIF и покажу, как его можно реализовать на FPGA с использованием языка описания Verilog HDL.


Читать дальше

Гоночки на FPGA

Всем доброго времени суток! Не так давно я занялся изучением ПЛИС и программированием на языке VHDL. В своё распоряжение получил отладочную плату фирмы “Terasic” DE2-70, на базе 2 циклона. Сразу же встал вопрос, что же начать реализовывать, чтобы бы было интересно и наглядно учиться. Поигравшись кнопками, диодами и индикаторами решил подключить монитор через VGA. Труда это не составило, так как в интернете полно статей по данному вопросу. В итоге, возникла идея создать простенькую игру. Выбор остановился на гоночках.




Читать дальше

Опыт заказа платки DE0-Nano с Altera Cyclone IV у производителя

Сегодня прихала мне Федексом замечательная платка с мощной довольно FPGA Altera Cyclone IV. Сама платка описана и продается тут.
Попробовал заказать в ЭФО, но оказалось крайне неудобно — безналом платить нужно, да еще и $145 просят, т.е. в два конца. Попробовал прямо с сайта производителя заказать, благо можно. Всем бы было хорошо, если бы не стоимость пересылки в без малого $80, которая по умолчанию появляется при попытке заказать напрямую. Кто-то уже в форуме упоминал, что удавалось заказывать с более дешевой пересылкой. Решил попробовать и написал в Terasic.
Не прошло и часа, как откликнулась замечательная барышня по имени Christine Chang. Поимо удивления, что в России они известны, дала и полезную информацию:
We've found a solution for you-FedEx International Economic Service, of which the shipping costs of one DE0-Nano to Russia is USD$48.5(importing tax/tariff not included).
The delivery might take 6-8 business days, we hope this can resolve your concern about the shipping fees.
We used to offer postal service options for the shipping and the products were lost or damaged several times. As a result, currently we only provide express service to ensure that the product's delivered in time and in a perfect status. Thank you for your understanding.
Закинул данные, через час получил от нее копию счета для проверки и ссылку на страницу, где можно оплатить либо картой, либо через PayPal (через него я и послал деньги).
На другой день получил от Кристины спасибо за оплату и официальное письмо с номером посылки для отслеживания. 6 дней прошло — и вот оно :)
В принципе, у Terasic есть разные интересные платки с FPGA, и дорогие и подешевле. Может кому будет интересно. На всякий случай электронный адрес мадам, с которой я вел переписку: Christine Chang sales06@terasic.com

ПЛИС. Заметки начинающего.

Решил поизучать ПЛИС. Статей, в сообществе и вообще, написано про них уже много. Но все они, как правило, освещают вопрос с одной стороны, конкретный чип, конкретный язык, конкретная среда, конкретная задача. Не всегда удается составить общую картину, чтобы потом уже складывать отдельные части паззла. Возникает множество вопросов общего характера, на каждый из них нагуглить ответ не составляет особых проблем, но в сумме затрачивает много времени. В процессе изучения основ, сделал несколько заметок, вроде конспекта. За достоверность не ручаюсь, но возможно другим желающим изучить ПЛИС мои записи пригодятся. Правда конспект получился скучным, без картинок :)


Читать дальше
  • +6
  • 29 декабря 2011, 19:17
  • ACE

Инициализация RAM в FPGA Altera

Эмм, читал сейчас Recommended HDL coding styles в книжке по Квартусу и вот что не совсем понятно:

1) в секции про RAM в примерах они используют инициализацию ячеек памяти при включении питания. Используется конструкция с блоком initial и еще директива $readmemh(b) с загрузкой содержимого из файла. Причем вроде как говорится, что эти конструкции подходят не только для симуляции, но и для синтеза. Для меня это пока странно, т.к. во многих учебниках по Verilog указано, что initial — это чисто симуляционная директива, типо тестбенчи писать. НО если уж все реально синтезится, то интересно еще и понимать как это реализовано физически. Что, создается таблица ROM и из нее уже данные читаются?

2) снова инициализация, но уже триггеров.
такой код тоже немножко удивил, ведь не привык, что он используется для синтеза. Типо reg myreg = 1'b1. И утверждается, что его значение при инициализации будет 1, а не 0, как по умолчанию на Альтеровских девайсах. Недопонял вот что — единицей будет инициализироваться всегда — и при power-on, и при синхронном или асинхронном сбросе. Все верно?

Цифровой осциллограф\логический анализатор (ПЛИС)

Ну в общем спустили сверху задание изучить ПЛИС и создать осциллограф\логический анализатор(2x50 мгц), сразу оговорюсь что проект не бюджетный получиться где-то 100-150$, что приближается к Риголу.
Если писать, то получится как в знаменитой серии чайникам от чайника(т.к. до этого с ПЛИС не работал), будет ли это интересно кому-либо здесь?

UPDATE:
Ну что же, раз такая благодушная реакция через неделю начинаем(первые компоненты для отладки приедут), первоначально будет использовано 100MSps АЦП(для отладки), позднее 500MSps.

Altera Nios II QiuckStart. Осваиваем принципы построения системы и инфраструктуру сборки.

Общались на днях с товарищами на тему одного проекта и так, между делом, было брошено замечание, в стиле «а если сюда поставить ПЛИС и контроллер, то вообще всё круто будет», на что сразу последовал вопрос «а нафига плодить сущности? зачем столько мозгов в системе — контроллер ведь можно воткнуть внутрь ПЛИС, например взять Nios?». Ответ был в стиле «а ты пробовал? я пробовал завести Nios, кучу времени убил, результата не получил — это большой гемор и всё равно требует лишней обвязки (память, епром...) которые уже есть в контроллере». Естественно такое заявление подействовало на порядки лучше любого «а слабо?!» и я засел за освоение мат. части. Как оказалось, информации по теме дофига и больше (в списке ссылок только малая часть того, чем я пользовался, а сколько всего я даже не смотрел...), но она вся какая-то разрозненная, везде освещается какая-то часть процесса, а как собрать это всё воедино и вникнуть в концепцию понять с лёту не так-то просто. В общем на то, что бы запустить первую работающую программу ушло примерно два дня (правда надо сделать скидку на то, что я параллельно конспектировал действия). А результатом моих колупаний является эта вводная в процесс проектирования систем на базе FPGA фирмы Altera с использованием процессорного ядра Nios II.



Читать дальше

USB программатор для ПЛИС Xilinx

Поискав информацию о «готовых» программаторах с интерфейсом USB для ПЛИС компании Xilinx, сделал вывод что для домашнего пользователя дорого (цены от 4 тысяч и выше), но есть и клоны, хотя правильнее будет сказать самостоятельная реализация, так как схемы выложены в свободном доступе самим производителем, а заложенные мозги прошиваются «автоматом».



Читать дальше
  • +7
  • 01 апреля 2011, 19:43
  • ZiB