Рейтинг
13.02
голосов: 17

О блоге

Работа с программируемой логикой. Разные ПЛИС, ПЛМ и прочие Altera с Xilinx

Администраторы (1)

Модераторы (0)

Модераторов здесь не замечено

Читатели (117)

foxit XANDER Ultrin WildCat kest Vga Alatar mzw tda2030 mist milsy grand1987 dievgen Deer citizen ZiB neiver Leopoldius LuckyLex lejay

Все читатели блога

Модуль FPGA для PinBoard II (Своими руками)

Преамбула…
Периодически, в процессе разработки того или иного электронного устройства возникает необходимость проверки каких то идей и мыслей, причем как показывает практика, лучше эти мысли проверять до начала изготовления самого устройства… вот как раз для таких целей я и использую приобретенную плату PinBoard II. Но вот пришлось столкнуться с ПЛИС и, как показала практика, CPLD MAX II оказалось недостаточно, всего 240 ЛЭ, мало!

Покупать что-то серьезное с FPGA мне нет необходимости, вполне достаточно той периферии, которая есть на PB II, поэтому решил сделать модуль для PB II c FPGA.


Читать дальше
  • +11
  • 26 сентября 2014, 13:24
  • ppram5
  • 1

Использование модуля FFT совместно с NIOS

image
В этой статье я хочу рассказать про работу с аппаратным модулем FFT (БПФ). Используя этот модуль, можно получить спектр входного сигнала. Для обработки и отображения полученных от FFT данных используется SOPC с софтовым процессором NIOS II. Данный проект является продолжением предыдущего: Захват данных от АЦП с использованием NIOS II.



Читать дальше
  • +10
  • 21 августа 2014, 22:42
  • citizen

Захват данных от АЦП с использованием NIOS II


В статье я расскажу о том, как захватывать данные от АЦП, установленного на отладочной плате DE0-nano. Данные при этом можно обрабатывать при помощи софтового процессора NIOS, и выводить их на VGA монитор.


Читать дальше

Формирование VGA изображения с использованием NIOS II


В своей предыдущей статье я рассказывал о подключении индикатора от телевизора к отладочной плате DE0-NANO. Однако получившаяся конструкция достаточна сложна и неудобна в работе — куча проводов, несколько источников питания, в том числе и 12В. Кроме того, из-за экзотичности индикатора, статья получилась не очень полезной. Поэтому далее в своих экспериментах я решил использовать обычный ЖК-монитор. О том, как подключить его к DE0-NANO — эта статья.


Читать дальше

Микроконтроллер своими руками: MicroBlaze MCS

Моргаем светодиодом при помощи процессора MicroBlaze, который запущен на Xilinx Spartan 3E.
Для запуска выбрана плата Core3S500E.
Ещё недавно Xilinx разрешало использовать микропроцессор MicroBlaze только при покупке платных версий средств разработки. Пару лет назад было сделано исключение и теперь мы можем попробовать в деле этот процессор в некой «стандартной конфигурации».
Осторожно, трафик (0.7 MB).


Читать дальше

De0-Nano SRAM шилд

Покупая отладочную плату De0-Nano, я как то сразу про себя подумал, а SRAM то и не хватает.
Ну а разве радиолюбителю проблема добавить платку, решил я, пару недель назад…

Далее под катом подробности того что из этого получилось.


Читать дальше

Подключение LCD индикатора к ПЛИС


В этой статье я расскажу о подключении цветного графического LCD индикатора к ПЛИС, установленной на отладочной плате DE0-nano.



Читать дальше

I2S в FPGA на Verilog

WM8731Добрый день, уважаемые! Помню, в прошлый раз в статье S/PDIF на FPGA я пообещал продолжение о работе с аудиокодеком. Вот, наконец, нашел время написать продолжение.
Сначала хотел описать регистры конфигурации кодека WM8731, но потом решил начать с описания интерфейса I2S, потому что описание регистров это, можно считать, практически перевод датащита. В следующей статье напишу о регистрах конфигурации.

Читать дальше

Генератор цветных полос на FPGA

Цветные полосыЭта статья рассказывает, как генерировать VGA развертку и как на отладочной плате DE2-115 от компании terasIC сделать VGA генератор цветных полос. Это очень простой проект, который подходит для начинающих.


Читать дальше

Цифровой выход S/PDIF на FPGA

ToslinkЗдравствуйте! Сегодня я расскажу о протоколе передачи цифрового звука по интерфейсу S/PDIF и покажу, как его можно реализовать на FPGA с использованием языка описания Verilog HDL.


Читать дальше